Laboratorní přípravek pro vývoj aplikací obvodů CPLD firmy Altera

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.

Strana 44 z 53

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Více info o tomto dokumentu zde!

Jak získat tento dokument?

Poznámky redaktora

ALL; USE ieee.std_logic_1164.STD_LOGIC_ARITH.36 B ZDROJOVÉ KÓDY B.ALL; use IEEE.1 Dělič kmitočtu zdrojový kód LIBRARY ieee; use IEEE.STD_LOGIC_UNSIGNED.all; ENTITY delicka_kmitoctu IS PORT ( clk50: STD_LOGIC; mhertz: OUT STD_LOGIC; khertz: OUT STD_LOGIC; hertz: OUT STD_LOGIC ); END delicka_kmitoctu; ARCHITECTURE delicka_kmitoctu_architecture delicka_kmitoctu IS SIGNAL mhertz_count: STD_LOGIC_VECTOR(5 DOWNTO (OTHERS '0'); SIGNAL khertz_count: STD_LOGIC_VECTOR(9 DOWNTO (OTHERS '0'); SIGNAL hertz_count: STD_LOGIC_VECTOR(9 DOWNTO (OTHERS '0'); SIGNAL mhertz_en: STD_LOGIC '0'; SIGNAL khertz_en: STD_LOGIC '0'; SIGNAL hertz_en: STD_LOGIC '0'; BEGIN PROCESS (clk50) BEGIN IF clk50'event AND clk50 '1' THEN mhertz_count mhertz_count 1; IF mhertz_count "110001" THEN 49 mhertz_en '1'; mhertz_count (OTHERS '0'); ELSE mhertz_en '0'; END IF; END IF; END PROCESS; mhertz<=mhertz_en;

---

---