|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
V diplomové práci se zaměřuji na návrh schematu laboratorního přípravku a prostudování způsobů programování obvodů CPLD firmy Altera. Přípravek slouží pro vývoj a demonstraci aplikací v obvodech CPLD firmy Altera. Přípravek je navržen proprogramování kabely Altera a Presto (výrobce ASIX). Vstupní signály jsou realizovány soustavou přepínačů a tlačítek na desce. Stavy výstupů jsou zobrazovány na LED diodách, případně na připojeném multiplexním displeji. Uživatel má možnost připojit externí zařízení, přes externí vstupy. Práce je dále zaměřena na návrh desky plošných spojů laboratorního přípravku, následné výrobě, oživení přípravku a ověření kompatibility programátorů ALTERA aPRESTO. Závěr práce je zaměřen na práci s návrhovým prostředím QUARTUS II. Zejména se jedná o návod na práci se šablonami a simulací VHDL konstrukcí.
5 V
Architektura obvodu umožňuje programovatelnou rychlost přeběhu, a
programovatelné pull-up pull-down rezistory
Možnost nastavení každý pin průchod Schmittovým obvodem pro
odrušení šumu
Vstupy výstupy obvodu jsou plně kompatibilní PCI SIG (Peripheral
Component Interconnect Special Interest Group) PCI Local Bus
Specification, Revize 2.5 V,
1.6
2 POUŽITÍ OBVODU ALTERA MAX II
V této kapitole jsou použity informace pramenu [3].1-1990
Systém ISP vyhovující standartu IEEE Std.2 pro napěťový standart 3.3-V pracující frekvenci
66 MHz
Podpora připojování běhu
Zabudovaný JTAG (Joint Test Action Group), BST(boundary-scan test)
systém vyhovující standartu IEEE Std. nejmenší velikost obvodu této řady obsahuje 192
makrobuněk, což stačí pro základní aplikace rozsahu zadaných funkcí laboratorního
přípravku. 1149.8 V
Vstupně výstupní rozhraní podporující napěťové standarty 3.3 2.3 V/2.
2. 1532
2. Jedná o
EPM240T100I5N.8 1. Pro návrh laboratorního
přípravku byl zvolen obvod CPLD řady MAX společnosti ALTERA.1 Vlastnosti rodiny MAX II
nízká cena, nízká spotřeba CPLD
obsahuje nevolatilní architekturu (není nutno každém spuštění
konfigurovat)
odběr pohotovostním režimu menší než uA
Možnost využití globálních hodinových vstupů
UFM (User Flash Memory) blok velikosti Kbits nevolatilní paměti
Jádro podporou více napěťových standardů 3.5 nebo 1.2 Vlastnosti zvoleného obvodu EPM240
Obsahuje 240 logických hradel
Obsahuje 192makrobuměk
vstupně výstupních uživatelských pinů
Použité pouzdro 100-pinové TQFP
rozměry obvodu mm, rozestup pinů 0,5 mm
Napájení jádra napětím 3,3 nebo 2,5 V
Napájení vstupně-výstupních bloků standardy 1,5 1,8 2,5 3,3
