Učební text obsahuje návody k laboratorním cvičením z předmětu Impulzová a číslicová technika. Ke každé laboratorní úloze je uveden stručný teoretický rozbor, přesné znění zadání, schéma zapojení přípravku s komentářem a podrobné pokyny k realizaci měření. Pro kontrolu domácí přípravy studenta k laboratornímu cvičení slouží kontrolní otázky. Připravené formuláře protokolů mají studentům usnadnit zpracování zprávy o měření. V úvodní části skript jsou shrnuty organizační pokyny definující časový plán cvičení i požadavky kladené na studenty ve cvičení. Poslední kapitoly mají obecnější charakter a vysvětlují některé pojmy a souvislosti, které studentu poslouží nejen v konkrétním laboratorním cvičení.
Vydal: FEKT VUT Brno
Autor: UREL - Viera Biolková, Ivana Jakubová, Jaromír Kolouch
Strana 79 z 122
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
Obecně tyto údaje liší jednotlivých
řad číslicových obvodů potřebné při práci těmito obvody zjistit dodržovat je.
závisí sledu předchozích vstupních stavů.
Sekvenční obsahují část kombinační část paměťovou (obvykle klopné obvody).79
9.
Tato doba hrany označována jako vlastní doba hrany
3.3 TEORETICKÉ POZNATKY ČSS
V číslicové technice rozdělujeme logické obvody (LO) dvě základní skupiny. Výrobce udává, doba hrany neměla přesáhnout 1μs
u standardní řady TTL, pro řadu ALS měla být menší než 100 ns.
Statické požadavky definují hodnoty napěťových úrovní pro vstupní signály ustáleném
stavu. těmto požadavkům patří
zejména požadavky strmost přechodů vstupních signálů šířku vstupních impulzů. doba, kterou trvá neměnná hodnota napěťové úrovně vstupu, musí
být dostatečně velká, aby byly všechny logické členy, jejichž vstup impulz přiveden, schopny
změnu úrovně zaregistrovat reagovat ni, když mají navzájem různé zpoždění.
Tyto výstupní úrovně zajišťují, dodržíme-li přípustný logický zisk (počet vstupů, které lze
připojit jeden výstup), jsou správné úrovně napětí spojích mezi obvody téže řady zajištěny a
nemusíme starat.
Paměťová část zabezpečuje uchování stavu obvodu, který odráží předchozí vstupní informaci. Přechody vstupního napětí úrovně naopak musí probíhat dostatečně rychle,
poněvadž logické členy představují oblasti kolem prahové úrovně širokopásmové zesilovací
stupně, které mohou vlivem parazitních kapacit indukčností přívodů rozkmitat, tím uvést
sekvenční nedefinovaného stavu. Je-li totiž
změna vstupního signálu skoková (teoreticky okamžitá), sníží vlivem konečného mezního
kmitočtu hned prvním logickým členem rychlost této změny průchodu několika málo členy se
již doba hrany nebude měnit. Jsou to
● kombinační LO, kterých hodnota výstupní veličiny (funkce) závisí pouze
na kombinaci okamžitých hodnot vstupních veličin,
● sekvenční LO, nichž stav výstupu závisí nejen kombinaci hodnot
vstupních proměnných, nýbrž sledu (sekvenci) předchozích hodnot alespoň jedné nich, tj.
Pro správnou činnost sekvenčních logických obvodů systémů velmi důležité, aby jejich
vstupní signály splňovaly určité požadavky, které můžeme rozdělit statické dynamické.
. vlastní době hrany, tj. Napěťové úrovně vstupních signálů řady TTL jsou definovány takto:
● pro úroveň UIHmin 2,0 V;
● pro úroveň UILmax 0,8 V.
Úrovně výstupního napětí jsou výrobcem zaručovány tak, aby srovnání odpovídajícími
úrovněmi vstupního napětí poskytovaly potřebnou odolnost proti rušení:
● pro řadu TTL ALS UOHmin 2,7 UOLmax 0,4 V,
● pro řadu TTL standard UOHmin 2,4 UOLmax 0,4 V.
Ideální doba trvání hrany odpovídá tzv. pro řadu TTL standard asi ns, pro řadu TTL ALS kolem 2,5 ns. Je-li impulz
a typická pro každou řadu číslicových
obvodů např. Naopak pomalejší změnu logické členy urychlí důsledku velkého
zesílení při průchodu aktivní částí charakteristiky doba hrany ustálí opět stejné hodnotě. Jsou uváděny výrobcem obvodů katalogu. době, která ustálí průchodem
několika logickými členy, bez ohledu dobu trvání hrany původního vstupního signálu. Šířka impulzu, tj.
Sekvenční dělíme na:
● synchronní, nichž délka intervalu pro konstantní stav obvodu určena výhradně
zvláštními synchronizačními (taktovacími) impulsy,
● asynchronní, kterých interval určen změnami signálů vstupech
logického obvodu. Dynamické požadavky přímo katalozích
obvykle neuvádějí když nimi zde někdy také setkáme), bývají však náplní různých
aplikačních doporučení platných pro celé řady logických obvodů.
1. Důležitým úkolem konstruktéra však zajistit správné úrovně napětí
signálů, které přicházejí navrhovaného systému zvenku.
2
