V knihách řady „Elektronika tajemství zbavená“ je dobrým zvykem technické děje nejenpopisovat, ale zpřístupňovat je i experimenty. Tyto pokusy nejsou žádné složité konstrukce,nýbrž jednoduchá zapojení, která se dají sestavit z levných, snadno dostupných materiálů.Při práci na tomto dílu se ukázalo, že i nejmodernější zařízení, například D-A a A-D převodníky, je možno realizovat jednoduchými prostředky. Nicménč nemá většina obvodů pouzedemonstrační charakter. Vycházejí převážně z obvodů aplikované číslicové techniky a jsoui po přečtení knihy mnohostranně použitelné. Ostatně provádění pokusů není povinné.I ten, kdo se jich vzdá. najde v textu podrobně vysvětleno vše, co mají experimenty prokázat - od téměř 150 let starých základních logických úvah až po moderní číslicovouaudiotechniku.Mnoho radosti ze čtení a především experimentování.
Při poklesu napětí (krátkým připojením logickou přebírá výstup klopného ob
vodu uložený stav, tedy zde Q/Q 0/1. Platí-li
tedy Q/Q 1/0 J/K střídají mezi
0/1 1/0, „zapamatuje“ klopný obvod
stav J/K 0/1. úkol omezovat účinky
zákmitů při přepínání vstupů. Čítače děliče klopnými obvody
Poté, jsme seznámili vnitřním životem klopných obvodů, můžeme dalším pokusům
používat klopné obvody 7476, které vyrábějí „na klíč“.69
8. Některé exempláře mají citlivé vstupy.
Obr.
Platí-li nestane nic, protože
vstupy jsou zablokovány. výstupu klopného obvodu objevípřes- tedy kombinaci, která splněna automaticky,
ně poloviční počet impulsů, nei bylo přivedeno, když tyto dva vývody nezapojí.
Ale vraťme ještě jednou případu 1/1 J/K,
Obr. Střídavým spojováním vstupů klopného obvodu NAND
se záporným přívodem napájecího napětí lze vytvářet sled 0-1 bez zákmitů, tedy vždy
jeden hodinový impuls. Hned začátku nám dovolte
tip, jak těmito zacházet.
Cl
L
r
.
J střídavě připojují logickou 0.
Při testování logických vlastností hodinový vstup prvního klopného obvodu nejprve
připojíme jednoduchý klopný obvod logických členů NAND.
Připojíme-li vstup PŘESET logickou pře
skočí klopný obvod nezávisle ostatních
p ách stavu Q/Q 1/0, při 0
na CLEAR výstup rovněž bezpodmínečně na
staví 0/1. Indikuje jej indikační obvod kontrolkou (Pro lepší přehlednost
jsou kontrolky LED označeny (zleva doprava) A-H).
Na vstupní kombinaci J/K 0/0 součástka nere
aguje, při stavu 1/1 výstupní stavy při každém
hodinovém impulsu změní opačné.
Při generování hodinových impulsů
přejímá výstup klopného obvodu odpoví
dající kombinaci J/K. ukazuje nás,edující graf průběhů. Přejde-li Cl
do přebírá klopný obvod stav vstupů
J Při změně tohoto stavu době,
kdy připojeno logickou zare
gistruje součástka kombinaci opačnou
vzhledem výstupnímu stavu. Předávání stavu
můžeme sledovat výstupní kontrolce H. PŘESET (vývody 7)
a CLEAR (vývody nebo případě potřeby (vývody nebo 16) připojit
na logickou 1. Především zapojení
s řetězci klopných obvodů doporučuje nepoužité vstupy, např.
Shrneme-li výše uvedené, platí: při přejímá klopný obvod logický stav, sestupná hra
na tuto informaci předává výstupy. 1:Aby klopnýobvodnereagovalna krátkéimpulsyzpů
sobené zákmity, připojí před hodinový vstup klopný
obvod logických členů NAND. Chování vý-
Délka jejich trvání odpovídá době mezi dvěma stup£ při přivedení sledu hodinových impulsů
vstupními impulsy (sestupnými hranami)
