Elektronika tajemství zbavená (3) Pokusy s číslicovou technikou

| Kategorie: Kniha  | Tento dokument chci!

V knihách řady „Elektronika tajemství zbavená“ je dobrým zvykem technické děje nejenpopisovat, ale zpřístupňovat je i experimenty. Tyto pokusy nejsou žádné složité konstrukce,nýbrž jednoduchá zapojení, která se dají sestavit z levných, snadno dostupných materiálů.Při práci na tomto dílu se ukázalo, že i nejmodernější zařízení, například D-A a A-D převod­níky, je možno realizovat jednoduchými prostředky. Nicménč nemá většina obvodů pouzedemonstrační charakter. Vycházejí převážně z obvodů aplikované číslicové techniky a jsoui po přečtení knihy mnohostranně použitelné. Ostatně provádění pokusů není povinné.I ten, kdo se jich vzdá. najde v textu podrobně vysvětleno vše, co mají experimenty proká­zat - od téměř 150 let starých základních logických úvah až po moderní číslicovouaudiotechniku.Mnoho radosti ze čtení a především experimentování.

Vydal: HEL, ul. 26. dubna 208, 725 27 Ostrava - Plesná Autor: HEL Ostrava

Strana 108 z 150

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
rozsah nap.B 40.A). Existují dvě možnosti konstrukce výstupních obvodů logických členů TTL. odpovídá vysokému kladnému napětí DD) od­ povídá nízkému kladnému napětí >V$s). napětí V[)Dvstup, signálu 3-15 3-15 3-15 V Max. všech typů platí kladná logika, tzn. Vstupy nepoužitých logických členů musí připojit zem (potenciál nebo Pokud jde kapacitu, může být výstup TTL za­ tížen maximálně nF.UB 40.o signálu 0,05 0,05 mV/|is Dopor. Všechny skupiny mají kompatibilní vývody, ale každá hodí pro jiný způsob použití. . Maximálni prípustné napájecí napětí V Maximální napětí mezi dvěma vstupy 5,5 V Maximální záporné vstupní napětí 1,5 V Maximálni prípustné vstupní napětí 5,5 V Minimálni vstupní napětí úrovně 2,0 V Maximálni vstupní napětí úrovně 0,8 V Maximálni čas signálu mezi 0,6 ps Logický člen NAND Proudy, které logických členů TTL protékají při úrovních L, jsou ekvivalentní vstupní logické zátěži (fan-in) Budí-li výstup takových vstupů, od­ povídá výstupní logické zátěži (fan-out) 10. Důležité technické údaje standardní sérii TTL 74... IC řady CMOS jsou vyráběny výhradně komplementární technologii MOS FET kanály N Jsou dostání provedení oddělovacím zesilovačem (40.. Výstup „totemový kůl“ (totem pole) „normální“ verze, výstup otevřeným kolekto­ rem slouží speciálním účelům (pro takzvané montážní NEBO (wired-OR), montáž­ ní (wired-AND))...B), bez oddělovacího ze­ silovače (40. rozsah napájecího napětí VpD 3-18 3-18 3-18 V Platí nich kladná logika, tzn.UB) standardním provedení (40..A Doba průchodu logickým členem 150 ns Maximální rušivé napětí DD Výstupní impedance 400 100-400 100-400 Q Zesílení střídavého napětí dB Mezní frekvence 280 885 885 kHz Min... Podstatné rozdíly jsou: \ 40...111 Napájecí napětí Vec Pro všechny typy Většina typů má kompatibilní vývody. „H (logická odpovídá vysokému kladnému napětí (lo­ gická odpovídá nízkému kladnému napětí. rychlost přeběhu (slew-rate) vstu..