Cílem kapitoly je seznámit studenty se základy satelitního přenosu a satelitního TVvysílání, systémovými parametry standardu DVB-S, blokovou strukturou modulátoru DVB-S (FEC + IQ), blokovým schématem přijímače DVB-S (set-top boxu), vlivem vlastností přenosové cesty na satelitní vysílání a jeho příjem, provozními vlastnosti standardu DVB-S a měřením jeho signálu.
Výsledkem kombinační signál založený algoritmu MRC.4.
11.20).
Tento signál pak dekóduje bloku FEC jednoho čipů (Viterbi dekodér). Druhý obvod kombinuje přicházející data daty, které vlastní
demodulaci druhé cesty.
Po dekódování pak dostupný MPEG-2 TS, který veden MPEG-2 dekodéru. Demodulační čip
ovládá zisk zesílení tuneru pomocí AGC.
DIB7000M (DIBCOM) demodulátor funguje principu kombinace dvou
přijímacích cest založených algoritmu MRC (Maximum Ratio Combining).
STV0360 (ST Microelectronics) jednočipový DVB-T demodulátor (viz obr.
Uvažovaná diverzita prostorová, přijímač obsahuje dva samostatné tunery (vf vstupní
části) každý nich přijímá signál jiné antény nebo cesty šíření (viz obr. První obvod
DIB7000M posílá demodulovaný signál (před zpracováním FEC) přes diverzitní rozhranní
do druhého obvodu. Každý tuner
zesiluje vybraný televizní kanál (oba stejné) konvertuje jej MHz.FEKT Vysokého učení technického Brně
11.6 Příklad jednočipového řešení set-top boxu Technisat
STM5105 (ST Microelectronics) jednočipový MPEG-2 dekodér (viz obr. 11.7 Diverzitní přijímače pro přenosný nebo mobilní příjem DVB-T
Pro mobilní příjem jsou vodné zejména modulace QPSK 16-QAM dále nižší
vysílací kmitočty (kanály III.4. Při příjmu
jsou obvykle použity dvě antény prostorově sebe vzdálené. 11. televizního pásma), mód použití diverzitního
přijímače pro příjem při vyšších rychlostech.19)
• podle standardu DVB-T (ETSI 300 744),
• přímý vstup IF, bez konverze tuneru,
• adaptivní korekce kanálu Doplerrova posuvu frekvence,
• AGC (Automatic Gain Control),
• PGA (Programmable Gain Amplifier),
• integrovaný A/D převodník. Každý signálů prochází filtrem SAW ten pak
zesílen pomocí zesilovače. 11.19)
• bitový procesor RISC (Reduced Instruction Set),
• bitové paměťové rozhranní DDR (133 MHz),
• programovatelné rozhranní FLASH pamětí,
• programovatelné vstupní rozhranní pro TS,
• MPEG-2 dekodér video procesor,
• video dekodér PAL, NTSC, SECAM,
• audio dekodér MPEG-1 Layer II.
Na desce přijímače jsou dostupné dva čipy, každý své přijímací cestě. signál vzorkován digitálně zpracován ještě před FEC
v obvodu DIB7000M. IV.
