|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce se zabývá návrhem digitálního nízkofrekvenčního zesilovače s univerzálními vstupy. V první části práce jsou popsány modulace a audio formáty používané v nízkofrekvenční elektronice. V práci je navrženo blokové schéma digitálního zesilovače a jsou popsány požadavky na jednotlivé bloky. Jako základní obvod pro zpracování audio signálu byl vybrán integrovaný obvod STA326. Práce pokračuje obvodovými návrhy jednotlivých bloků spolu s popisem jejich činnosti. V další části práce je popsáno konstrukční provedení zesilovače a firmware řídícího mikrokontroléru. Poslední část této diplomové práce je zaměřena na prezentaci změřených parametrů zesilovače. V závěru práce jsou shrnuty výsledky práce, kterých bylo dosaženo a výhody i nevýhody zrealizovaného prototypu zesilovače.
Touto sekvencí zajištěna korektní aktivace nesymetrického
A/D převodníku.
V případě požadavku aktivace např.
Přehled možných příkazů jim odpovídající datové rámce jsou uvedeny tab.
Složitější situace nastává při aktivaci jednotlivých A/D převodníků.
. Konfigurace
vstupní jednotky výchozího nastavení provedena zasláním datového rámce
0b00001111 (0x0F) adresu vstupní jednotky (0x40). Stejným způsobem
je možné aktivovat převodník S/PDIF, kde začíná hrát roli řídící bit O/C. případě optického rozhraní pak nutné zaslat rámec
0b01001011 (0x4B). úrovní, startu generátoru taktovacího signálu, apod. 3.49
úrovním signálech I2S_DADC I2S_SEADC odpojen jak napájení,
tak signálu MSCKO výstupního konektoru., dojde
k zaslání druhého datového rámce. Nejnižší čtyři bity (1101) zajišťují
připojení napájecího napětí pouze USB převodníku, základě kterého jsou připojeny
i výstupní signály standardu I2S tohoto převodníku výstupnímu konektoru. Obdobná situace nastává při aktivaci symetrického A/D převodníku.
Zde nutné zdůraznit, tyto dva bity jsou přivedeny log.
Dalším případem konfigurace vstupní jednotky výchozího nastavení. Následující bity (10)
zajistí připojení výstupu nesymetrického A/D převodníku výstupnímu konektoru SV4. Bit nejvyšší vahou (MSB) není využit. Může např. Rozdíl
oproti předchozímu rámci pouze jediném bitu, který zajistí připojení převodníku
k napájecímu napětí. Protože
výrobce těchto obvodů požaduje, aby byl před připojením napájecího napětí daný obvod
taktován, není aktivace těchto obvodů provedena zasláním pouze jediného datového
rámce, ale sekvencí dvou sobě následujících rámců určitou časovou prodlevou. Tímto
se rozumí stav, kdy jsou všechny převodníky odpojeny napájecího napětí všechny
výstupní signály převodníků jsou odpojeny výstupního konektoru. Nyní jedná rámec 0b00101110 (0x2E). Prvním datovým
rámcem, který zaslán, rámec 0b00101111 (0x2F).8. Tím zajištěno taktování jak A/D převodníku, tak bloku
digitálního výkonového zesilovače.
Zaslání jakéhokoliv jiného datového rámce nepřípustné vede nedefinovanému
stavu. členu XOR, jehož
výstupem tomto případě vysoká úroveň. dojít kolizi více výstupních signálů zatlumení některých signálů.
Následující případ popisuje aktivaci nesymetrického A/D převodníku.
Následující bity (00) odpojují výstupy A/D převodníků výstupního konektoru. První čtyři bity nejnižší vahou
(1111) zajistí odpojení všech převodníků napájecího napětí. případě
aktivace S/PDIF převodníku koaxiálním rozhraním nutné zaslat datový rámec
0b00001011 (0x0B).
Předposlední bit (0) slouží pro řízení rozhraní převodníku S/PDIF funkci USB
převodníku nemá vliv. USB převodníku, řídící mikrokontrolér zašle
vstupní jednotce datový rámec 0b00001101 (0x0D). uplynutí časového intervalu (přibližně s),
nutného pro ustálení log. Výstup tohoto členu připojí generátor
taktovacího signálu napájecímu napětí jeho výstup pak signálu MSCKO
výstupního konektoru
