|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce se zabývá návrhem digitálního nízkofrekvenčního zesilovače s univerzálními vstupy. V první části práce jsou popsány modulace a audio formáty používané v nízkofrekvenční elektronice. V práci je navrženo blokové schéma digitálního zesilovače a jsou popsány požadavky na jednotlivé bloky. Jako základní obvod pro zpracování audio signálu byl vybrán integrovaný obvod STA326. Práce pokračuje obvodovými návrhy jednotlivých bloků spolu s popisem jejich činnosti. V další části práce je popsáno konstrukční provedení zesilovače a firmware řídícího mikrokontroléru. Poslední část této diplomové práce je zaměřena na prezentaci změřených parametrů zesilovače. V závěru práce jsou shrnuty výsledky práce, kterých bylo dosaženo a výhody i nevýhody zrealizovaného prototypu zesilovače.
Následující případ popisuje aktivaci nesymetrického A/D převodníku.
Zaslání jakéhokoliv jiného datového rámce nepřípustné vede nedefinovanému
stavu. Touto sekvencí zajištěna korektní aktivace nesymetrického
A/D převodníku. Stejným způsobem
je možné aktivovat převodník S/PDIF, kde začíná hrát roli řídící bit O/C. 3.8.
Předposlední bit (0) slouží pro řízení rozhraní převodníku S/PDIF funkci USB
převodníku nemá vliv. Konfigurace
vstupní jednotky výchozího nastavení provedena zasláním datového rámce
0b00001111 (0x0F) adresu vstupní jednotky (0x40). případě
aktivace S/PDIF převodníku koaxiálním rozhraním nutné zaslat datový rámec
0b00001011 (0x0B). Může např. USB převodníku, řídící mikrokontrolér zašle
vstupní jednotce datový rámec 0b00001101 (0x0D).
Složitější situace nastává při aktivaci jednotlivých A/D převodníků. členu XOR, jehož
výstupem tomto případě vysoká úroveň.
Přehled možných příkazů jim odpovídající datové rámce jsou uvedeny tab. Nejnižší čtyři bity (1101) zajišťují
připojení napájecího napětí pouze USB převodníku, základě kterého jsou připojeny
i výstupní signály standardu I2S tohoto převodníku výstupnímu konektoru.49
úrovním signálech I2S_DADC I2S_SEADC odpojen jak napájení,
tak signálu MSCKO výstupního konektoru. Tímto
se rozumí stav, kdy jsou všechny převodníky odpojeny napájecího napětí všechny
výstupní signály převodníků jsou odpojeny výstupního konektoru.
V případě požadavku aktivace např. Tím zajištěno taktování jak A/D převodníku, tak bloku
digitálního výkonového zesilovače. Následující bity (10)
zajistí připojení výstupu nesymetrického A/D převodníku výstupnímu konektoru SV4. Bit nejvyšší vahou (MSB) není využit. Protože
výrobce těchto obvodů požaduje, aby byl před připojením napájecího napětí daný obvod
taktován, není aktivace těchto obvodů provedena zasláním pouze jediného datového
rámce, ale sekvencí dvou sobě následujících rámců určitou časovou prodlevou. dojít kolizi více výstupních signálů zatlumení některých signálů. Výstup tohoto členu připojí generátor
taktovacího signálu napájecímu napětí jeho výstup pak signálu MSCKO
výstupního konektoru. První čtyři bity nejnižší vahou
(1111) zajistí odpojení všech převodníků napájecího napětí. případě optického rozhraní pak nutné zaslat rámec
0b01001011 (0x4B).
Zde nutné zdůraznit, tyto dva bity jsou přivedeny log. Nyní jedná rámec 0b00101110 (0x2E).
. Rozdíl
oproti předchozímu rámci pouze jediném bitu, který zajistí připojení převodníku
k napájecímu napětí.
Dalším případem konfigurace vstupní jednotky výchozího nastavení. Prvním datovým
rámcem, který zaslán, rámec 0b00101111 (0x2F)., dojde
k zaslání druhého datového rámce. Obdobná situace nastává při aktivaci symetrického A/D převodníku.
Následující bity (00) odpojují výstupy A/D převodníků výstupního konektoru. úrovní, startu generátoru taktovacího signálu, apod. uplynutí časového intervalu (přibližně s),
nutného pro ustálení log
