|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce je vnována konstrukci laboratorního pípravku s D/A pevodníkem pro audio a nízkofrekvenní signály. V úvodní kapitole je nastíněn teoretický úvod do problematiky A/D a D/A převod. V následujících kapitolách je pak již prezentováno vlastní technické ešení laboratorního přípravku, kde obvod s D/A převodníkem AD1852 je doplněn o digitální přijímač audio signálu CS8416. Ten zajišťuje kompatibilitu pi připojení k externím audio zařízením disponujícím digitálními rozhraními, jako jsou např. SPDIF nebo AES3. Digitální přijímač i audio D/A převodník jsou navíc opatřeny sériovým komunikačním rozhraním, pomocí kterého je možné nastavovat většinu parametrů vstupního audio signálu. Toto nastavení je prováděno pomocí navrženého ovládacího softwaru pro externí mikrokontrolér adyAT mega32. V práci je prezentován blokový a obvodový návrh přípravku a to vetšině technické a konstrukční dokumentace celého zařízení.
19.
Dále bylo navrženo obvodové schéma celého zapojení D/A pĜevodníkem, digitálním
pĜijímaþem, jejich nutnými periferiemi mikroprocesorovým Ĝízením, vþetnČ kompletní
konstrukþní dokumentace pro výrobu funkþního prototypu. Dále byla struþnČ objasnČna funkce
multistandardních pĜevodníkĤ bylo uvedeno, jakým zpĤsobem lze využívat.
Celý výrobek nepodaĜilo zprovoznit jakožto celek, nicménČ nČkteré jeho dílþí
þásti jsou funkþní. 5. Situace zachycena Obr. Ovšem
z oscilogramu patrné, výstup hodinového signálu pro D/A pĜevodník zatížen
silným jitterem.1. Tato skuteþnost jednak znemožĖuje správnou funkci dekódování
vstupního SPDIF signálu digitálním pĜijímaþem následného pĜenosu formČ
tĜívodiþového rozhraní D/A pĜevodníku, jednak tento zdroj hodinového signálu
zcela nepoužitelný pro D/A pĜevodník. Digitální pĜijímaþ funkþní pouze þásti. další kapitole byly podrobnČji popsány hlavní funkþní
bloky obvodu, tedy obvody digitálního pĜijímaþe D/A pĜevodníku, vþetnČ zpĤsobu
jejich Ĝízení také Ĝízení jejich dalších nezbytných periferií. Všechny prvky obvodu
byly zvoleny tak, aby splĖovaly podmínky kladeny navrhovaný obvod kapitole 2. páté kapitole této diplomové práce jsou
prezentovány namČĜené výsledky všech periferií obvodu, které podaĜilo oživit.22 kapitole 5.3. Algoritmus
mikroprocesorového Ĝízení byl dokonþen jeho správná funkþnost byla ovČĜena a
doložena pomocí oscilogramĤ Obr.1 Obr.1. Dále byl navržen kompletní algoritmus pro
mikroprocesorové Ĝízení, jehož zdrojový kód byl þásti Ĝešen jakožto výstup projeku
pro pĜedmČt Mikrokontroléry pro pĜístrojové aplikace. Algoritmus mikroprocesorového Ĝízení také obsahuje
uživatelské rozhraní ovládacím MENU LCD displeji, pomocí kterého jsou Ĝízeny
periferie prototypu jsou indikovány pracovní režimy digitálního pĜijímaþe D/A
pĜevodníku. ýtvrtá kapitola byla
vČnována popisu Ĝízení zapojení hlediska Ĝídícího prvku pro celé zapojení, tedy
mikrokontroléru. Tuto skuteþnost dokazuje fakt, pĜijmutí povelu
pro zapnutí výstupu hodinového signálu pro D/A pĜevodník pinu RMCK objevil
hodinový signál. ěízení pomocí mikrokontroléru zcela
funkþní, dokládají namČĜené oscilogramy kapitole 5.67
6 ZÁVċR
V první kapitole této diplomové práce bylo provedeno struþné seznámení
s problematikou A/D D/A pĜevodĤ také þinností A/D D/A pĜevodníkĤ, vþetnČ
pĜevodníkĤ obsahujících Sigma-Delta modulátor. 5. Další
kapitola této práce pak prezentovala vlastní technické Ĝešení návrhu obvodu D/A
pĜevodníkem, vþetnČ mikroprocesorového Ĝízení byl proveden popis zapojení vþetnČ
návrhu blokového schématu. Dále byly poĜízeny fotografie
. PĜijímá povely od
mikrokontroléru vykonává je. Byly rovnČž stanoveny technické požadavky, které byly
kladeny navrhovaný obvod.
Po provedení výroby zapájení desek plošných spojĤ byl celý výrobek oživován a
jeho jednotlivé þásti byly promČĜeny. 5. Jedná hlavnČ þást programu
pro Ĝízení D/A pĜevodníku. Byly rovnČž navrženy prezentovány vývojové diagramy
jednotlivých þástí Ĝídícího programu. Funkþnost D/A pĜevodníku této situaci
velice tČžké prokázat, jelikož nemá svém vstupu pĜítomen použitelný vstupní datový
signál pro pĜevod analogové formy není ani vybaven zpČtným kanálem pro SPI
komunikaci. Jeho logické výstupy ZERO FLAG alespoĖ správnČ indikovaly stav
chybČjícího signálu digitálním audio vstupu
