|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce je vnována konstrukci laboratorního pípravku s D/A pevodníkem pro audio a nízkofrekvenní signály. V úvodní kapitole je nastíněn teoretický úvod do problematiky A/D a D/A převod. V následujících kapitolách je pak již prezentováno vlastní technické ešení laboratorního přípravku, kde obvod s D/A převodníkem AD1852 je doplněn o digitální přijímač audio signálu CS8416. Ten zajišťuje kompatibilitu pi připojení k externím audio zařízením disponujícím digitálními rozhraními, jako jsou např. SPDIF nebo AES3. Digitální přijímač i audio D/A převodník jsou navíc opatřeny sériovým komunikačním rozhraním, pomocí kterého je možné nastavovat většinu parametrů vstupního audio signálu. Toto nastavení je prováděno pomocí navrženého ovládacího softwaru pro externí mikrokontrolér adyAT mega32. V práci je prezentován blokový a obvodový návrh přípravku a to vetšině technické a konstrukční dokumentace celého zařízení.
ustálení napájecího napČtí, frekvence hodinového signálu po
prvotním nastavení všech Ĝídících registrĤ
• RXSEL výbČr jednoho osmi signálových vstupĤ digitálního pĜijímaþe
• SOSF volba výstupní frekvence signálu OSCLK
• SORES nastavení bitové hloubky výstupních digitálních dat
• SOJUST zarovnání výstupních audio dat
• SODEL zpoždČní digitálního výstupu oproti signálu OLRCK, pouze pro
Left-Justified mód zarovnání audio dat (souvisí nastavením normy I2
S)
• SOSPOL polarita hodinového signálu OSCLK
• SOLRPOL polarita hodinového signálu OLRCK
Na Obr. 3. Piny GPO0, GPO1 GPO2
pro pĜenos pĜíznakĤ obvodu CS8416 jsou navrhovaném zapojení propojeny opČt
s mikrokontrolérem. Blok „Clock Source“ pĜedstavuje zdroj hodinového signálu
pĜipojený pin OMCK, výstup hodinového signálu pro Ĝízení navazující þásti obvodu,
tedy zde pĜímo D/A pĜevodníku, odebírán pinu RMCK.25
• MUTESAO ztlumení výstupního audio signálu
• HOLD rozhoduje zpĤsobu nakládání chybnČ pĜijatými vzorky
digitálního audio signálu
• RMCKF nastavení frekvence RMCK výstupního hodinového signálu
• EMPH_C Ĝízení deemfázového filtru pro audio výstup
• GPO[0,1,2]SEL nastavení kódĤ jednotlivých událostí, které reprezentují
pĜíznaky jednotlivých GPO pinech
• RUN spuštČní normálního chodu obvodu CS8416, nastavuje vždy do
log. Jaké jsou vlastnosti
a požadavky jednotlivé prvky filtru, vþetnČ jejich doporuþených nominálních hodnot,
lze nalézt dokumentaci obvodu CS8416 [7]. Mezi vývody AGND FILT pĜipojený externí filtr pro smyþku
fázového závČsu tvoĜený externími souþástkami RFLT CFLT CRIP. Podle doporuþení v
dokumentaci tyto prvky musí být pĜipojeny pĜímo zem napájecí vČtvi pro smyþku
. Napájení pĜípadČ tohoto projektu voleno Zdroje signálu SPDIF a
AES3 reprezentuje funkþní blok levé stranČ obrázku. Výstup
digitálního audio signálu (SDOUT, OLRCK, OSCLK) tĜívodiþovém rozhraní na
obrázku pĜipojen funkþnímu bloku „Serial Audio Input Device“, který navrhovaném
zapojení odpovídá D/A pĜevodníku AD1852. obrázku rovnČž naznaþený pull-up
rezistor hodnotou kȍ, který pĜipojen mezi napČtí pin SDOUT slouží k
nastavení obvodu CS8416 startu režimu Ĝízení pomocí mikrokontroléru, tedy
„Software Mode“. Jedná libovolné zdroje
digitálního audio signálu. 3.5. ěídící prvek, mikrokontrolér, navrhovaném zapojení je
propojen obvodem CS8416 stejným zpĤsobem jak znázornČno Obr. navrhovaném zapojení jsou tyto
požadavky doporuþované hodnoty jednotlivých prvkĤ dodrženy. Toto napájení mČlo být
ideálnČ zcela oddČleno napájení digitální þásti VD, praxi ovšem není vždy zcela
možné. Je
doporuþeno, podle [7], napájení pro smyþku fázového závČsu PLL pĜivádČt ze
samostatného napájecího zdroje pĜes feritový kroužek.5 uvedena základní koncepce zapojení obvodu digitálního pĜijímaþe
CS8416 navrhovaného zapojení pro pracovní režim „Software Mode“
