|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce je vnována konstrukci laboratorního pípravku s D/A pevodníkem pro audio a nízkofrekvenní signály. V úvodní kapitole je nastíněn teoretický úvod do problematiky A/D a D/A převod. V následujících kapitolách je pak již prezentováno vlastní technické ešení laboratorního přípravku, kde obvod s D/A převodníkem AD1852 je doplněn o digitální přijímač audio signálu CS8416. Ten zajišťuje kompatibilitu pi připojení k externím audio zařízením disponujícím digitálními rozhraními, jako jsou např. SPDIF nebo AES3. Digitální přijímač i audio D/A převodník jsou navíc opatřeny sériovým komunikačním rozhraním, pomocí kterého je možné nastavovat většinu parametrů vstupního audio signálu. Toto nastavení je prováděno pomocí navrženého ovládacího softwaru pro externí mikrokontrolér adyAT mega32. V práci je prezentován blokový a obvodový návrh přípravku a to vetšině technické a konstrukční dokumentace celého zařízení.
pĜíznak chyby špatnČ pĜijatého vzorku audio signálu, pĜíznak
pĜíjmu signálu vzorkovací frekvenci vyšší než kHz, pĜíznak chybČjícího signálu na
vstupu apod.).
. Napájecí
napČtí slouží urþení napČtí logických úrovní vstupních výstupních logických
signálĤ. úpravČ dekódovaného signálu
deemfázovým filtrem (volitelný krok) dekódovaný signál posílán tĜívodiþový
digitální sériový audio výstup, který již kompatibilní digitálním sériovým audio
vstupem zvoleného D/A pĜevodníku AD1852. Piny GPO0, GPO1, GPO2 jsou dále urþeny pĜenosu
pĜíznakových signálĤ digitálního pĜijímaþe, které uživatel mĤže zvolit. Hodinový signál
pĜivedený tento pin slouží taktování celého obvodu.21
Na Obr. Jsou zde vidČt piny
RXP0 RXP7, které odpovídají jednotlivým vstupĤm pro digitální audio signál. obousmČrné komunikaci
s mikrokontrolérem jsou urþeny piny SDA/CDOUT, SCL/CCLK, AD1/CDIN,
AD0/CS AD2/GPO2. Výstupní pin OLRCK pĜijímaþe
odpovídá vstupnímu pinu LRCLK pĜevodníku, výstupní pin OSCLK pĜijímaþe
odpovídá vstupnímu pinu BCLK pĜevodníku výstupní pin SDOUT pĜijímaþe
odpovídá vstupnímu pinu SDATA pĜevodníku. Napájecí napČtí pro zbytek obvodu, tedy celou
digitální þást, obvodu CS8416 pĜipojeno pomocí pinĤ DGND. Dále jsou obrázku patrné piny urþené
k sériové komunikaci mikrokontrolérem. Dále nutno
tuto smyþku fázového závČsu opatĜit externím filtraþním obvodem, který tvoĜí RC
þlánek Ĝádu pĜipojen pinu FILT. 3. TTL logika vyznaþuje napČtím log. Digitální pĜijímaþ
musí být dále vybaven stabilním zdrojem hodinového signálu urþité frekvenci. Jedná o
logické výstupy obvodu CS8416, kterých mohou být napĜ. Tento
zdroj hodinového signálu pak mĤže být pĜipojen pin OMCK. Digitální pĜijímaþ kompatibilní se
sériovými komunikaþními rozhraními I2
C SPI. RovnČž doporuþeno, podle [7], pro
fázovou smyþku PLL, kterou vybaven funkþní blok obnovy hodinového taktu a
datového toku, pĜivádČt zvláštní napájecí napČtí (na pinech AGND).3 vyobrazeno vnitĜní uspoĜádání obvodu CS8416. mikrokontrolérem
detekovány signály poskytující informaci rĤzných událostech obvodu CS8416 ve
formČ pĜíznaku (napĜ. Pin
RXN „komplementární“ pin libovolnému RXP pinu pro pĜipojení druhého vodiþe
v pĜípadČ pĜivedení symetrického digitálního rozhraní, napĜ. Pin RST slouží resetování celého obvodu CS8416. NáslednČ možno tento
hodinový signál podČlit pomocí dČliþky poloviþní frekvenci odebírat jej z
výstupního pinu RMCK, který mČl být pĜipojen vstupu hlavního hodinového
signálu D/A pĜevodníku AD1852 (na pin MCLK). CMOS logika vyznaþuje
napČtím log. +3,3 Pokud obvod AD1852 pracuje logickými úrovnČmi TTL, je
potĜeba pin pĜivést napČtí V. Multiplexer na
vstupu pĜijímaþe umožní vybrat pĜedepsaným zpĤsobem jeden digitálních vstupĤ. AES3.
Následuje blok obnovy datového toku hodinového taktu pĜijímaného datového
signálu dále pĜíslušný datový tok dekódován
