Řada moderních elektronických zařízení obsahuje DC/DC měniče. Jejich úkolem je z malého stejnosměrného napětí získat jiné malé stejnosměrné napětí obvykle v situacích, kdy je ekonomicky nevýhodné doplňovat transformátor o další vinutí s malým průměrem vodiče. Jiným příkladem jsou přenosná bateriová zařízení. Často je potřeba získat vyšší napájecí napětí jen pro část obvodu, pro jehož činnost je vyšší napětí nutné, např. pro přelaďování kapacitních diod v kanálových voličích, přičemž odběr této časti zařízení je velmi malý. Pak hovoříme o DC/DC zvyšujících měničích. Jiná situace je u zařízení napájených např. napětím 5 V, kde např. procesorové ...
Aby byla vstupní hystereze překonána,
komparátor potřebná napětí vytvoří vazbou přes spínání tranzistoru výstup. těchto důvodů je
zbytečné zvětšovat kapacitu nad jistou hodnotu.
Dalším bodem návrhu dělič R2. vztahu (13)
se opíráme skutečnost, pracujeme kapacitorem, tedy kondenzátorem beze ztrát. Optimální hodnota se
pohybuje oblasti stovek μA. Dalším zdrojem zvlnění také vnitřní komparátor obvodu
µA78S40.
Snižující měnič vztahy
Zapojení snižujícího měniče obvodem µA78S40 obrázku Opět předpokládáme zadání
výstupního napětí U2, maximálního výstupního proudu I2max, dovoleného zvlnění ΔU2max, jmenovitého
vstupního napětí U1jmen, minimálního vstupního napětí U1min minimálního pracovního kmitočtu fmin. Nejprve musíme zvolit proud děličem takový, aby nezatěžoval
příliš výstup měniče naopak, aby nebyl příliš zatěžován vstupem komparátoru. skutečnosti
je největším problémem sériový odpor ESR, který lze zmenšit paralelní kombinací několika
kondenzátorů (doporučuji vyzkoušet). Pak vypočteme:
d
ref
I
U
R (14)
Referenční napětí obvodu 1,25 pak vypočteme vztahu:
⎟
⎟
⎠
⎞
⎜
⎜
⎝
⎛
−⋅= 12
21
refU
U
RR (15)
Poslední veličinou návrhu kolektorový odpor RC2 interního tranzistoru T2.
Při návrhu nejprve určíme poměr dob sepnutého rozepnutého stavu interního tranzistoru, přičemž
musíme opět uvážit úbytek diodě (interní nebo 1N5819) propustném směru UDf 0,8 a
saturační napětí interního spínacího tranzistoru UCES 0,3 Poměr dob sepnutého rozepnutého
stavu tranzistoru rovnice (2):
2min1
2
UUU
UU
t
t
s
CES
Df
off
on
−−
+
== (17)
. Bez rozsáhlého odvození
je:
( )
R
U
h
I
L
t
RUU
R
BE
E
pkT
on
SCCESjmen
cT
1
21
min
1
2
1
+
⎟⎟
⎠
⎞
⎜⎜
⎝
⎛
⋅−⋅−
= (16)
kde h21E 20, UBE1 0,7 170 Ω.max2
max2
2
U
tI
C on
Δ
⋅
= (13)
Pochopitelně vybíráme kapacitu vyšší, aby byl požadavek výstupního zvlnění splněn. dáno tím, komparátor vykazuje určitou vstupní hysterezi vyžaduje rozdílné napětí
pro překlopení nízké úrovně vysoké naopak
