|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Tato diplomová práce se zabývá teoretickým rozborem základních parametrů přijímačů, architekturou vstupních obvodů a digitalizací signálů. Podle zadání je navrženo blokové schéma analogového vstupního dílu softwarového přijímače s již konkrétními součástkami a je spočítána celková bilance tohoto zapojení. Následně jsou navrženy a prakticky realizovány jednotlivé části celého systému. Jedná se o sadu čtyř vstupních filtrů pro pásma: krátké vlny do 30 MHz, 87,5-108 MHz, 144-148 MHz a 174-230 MHz. Hlavním bodem návrhu je obvod obsahující nízkošumové zesilovače, přepínače a dva zesilovače s řiditelným zesílením. Převážně jsou použity integrované obvody od firmy Analog Devices. Pro ovládání jednotlivých přepínačů a řiditelných zesilovačů byl navržen samostatný přípravek, který je s hlavním obvodem propojen kabelem. V poslední fázi byl celý systém i jeho jednotlivé části podrobeny měření. Zejména díky množství osazených SMA konektorů je možno změřit jednotlivé části systému a také máme možnost ho částečně modifikovat.
23: Rozsahy napětí pro řízení zisku [15] [16]
Přípravek vybaven panelovým LCD měřidlem HD-3438, které běžně dostání
například obchodech Electronic. Řízení je
provedeno pomocí přepínače S1, jak vidět schématu předchozím obrázku, který
přivede požadované vstupy A0, A1, CTRL napětí velikosti 2V.
. Zobrazení aktuálně nastavené hodnoty napětí
pro 8367 nebo ADL 5330 měřidle realizováno přepínačem S2. Rozsah desetinná tečka jsou
nastaveny podle tabulky další straně. 22: Řídící logika obou přepínačů [19] [20]
Při použití napájecího napětí 2,5V vyžaduje přepínač pro aktivaci logické 1
minimálně napětí 1,7V naopak pro logickou maximálně napětí 0,7V. Pro lepší
orientaci sepnutý stav indikován svítící diodou.44
Přepínače řídí podle následující tabulky.
AD 8367
VGAIN_MAX 0,95V 42,5 dB, VGAIN_MIN 0,05V -3,7 dB
U[V] 0,1 0,2 0,3 0,4 0,5 0,6 0,7 0,8 0,9
GAIN [dB] 40
ADL 5530
VGAIN_MAX 1,4V dB, VGAIN_MIN 0,1V -35 dB
U[V] 0,2 0,4 0,6 0,8 1,0 1,2 1,4
GAIN [dB] -32 -23 -13 23
Tab.
ADG 904 ADG 918
A1 Aktivní vstup CTRL Cesta signálu
X Žádný RF2 RFC
0 RF1 RF1 RFC
0 RF2
1 RF3
1 RF4
Tab. rozepnutém stavu výstupu
nastavena logická 0. Pro jeho činnost potřeba stejnosměrné
napájecí napětí 6-9V, přičemž proudový odběr 1mA.
Pomocí odporového děliče potenciometrů lze nastavit napětí pro řízení
zisku zesilovačů