Detekce obsazenosti rádiového kanálu v obvodu FPGA

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Náplní práce je zmapování obvyklých i méně obvyklých metod detekce signálu v rádiovém kanále, počítačová simulace vybraných metod a implementace vybrané metody do obvodu FPGA

Vydal: FEKT VUT Brno Autor: Dušan Jurica

Strana 59 z 61

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
4 Proces uspání převodníku process(sw) begin if (sw(0)=’1’) then dac_sleep ’1’; Led(0) ’1’; else dac_sleep ’0’; Led(0) ’0’; end if; end process; 59 .end if; end if; end process; B.3 Proces bypasu dat process(adc_cle) variable slow integer 0; begin if (adc_dry ’1’) then slow slow 1; if (slow 50) then dac adc; end if; end if; end process; B