ZEPADIG Technický popis
Výstup každého komparátoru dále zpracován funkčním blokem logického součinu logickým
signálem vstupu Logické výstupy jsou určeny pro řízení vnitřních logických
vstupů regulátoru, provedení vybaveného výstupními relé jsou relé sepnuta při logické hodnotě "1". Podle volby
prvkem 1.
logický vstup D
nelnvertujicl vstup C1
invertujte! vstup 2
logický výstup 1
67T KANÁL 1
výkonový reléový výstup 1
logický vstup D
neinvertujicl vstup C1
invertujte! vstup 2
logický výstup 2
6 KANÁL 2
kompari tor výkonový reléový výstup 2
logický vstup D
neinvertujici vstup C1
Invertujicl vstup 2
logický výstup 3
6 KANÁL 3
výkonový reléový výstup 3
logický vstup D
neinvertujici vstup C1
invertujfcf vstup 2
logický výstup 4
7 QÍľ> KANÁL 4
komparátor výkonový reléový výstup 4
logický vstup 1^
logický vstup 2^
Log.23] možno použít některou těchto logických funkcí:
logický součet (OR)
logický součin (AND)
negovaný logický součet (NOR)
Dl D2non
negovaný logický součin (NAND)
logická ekvivalence
logická non-ekvivalence (XOR)
Dl D2non
Pravdivostní tabulka:
—.
blok
-<zK>
logický výstup L
univerzilni logický ¿len
Obrázek Blokové schéma zapojení logických signalizačních obvodů
Zpracování logických signálů usnadňuje univerzální logický člen výstupem <SX>.
Tato logická hodnota pro každý výstup indikována kontrolkou čelní ploše regulátoru když není
vybaven reléovými výstupy
