Predkladaný vysokoškolský učebný text má elektronickú formu a obsahuje poznatky
súvisiace s praktickou výučbou v rámci predmetu „Číslicové meranie“. Tento predmet je súčasťou
študijného programu „Priemyselná elektrotechnika“ v rámci študijného odboru „Elektrotechnika“,
ktorý je určený pre bakalárske štúdium na Fakulte elektrotechniky a informatiky Technickej
univerzity v Košiciach.
Autor: doc. Ing. Miroslav Mojžiš, CSc.
Strana 26 z 67
Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.
funkcie. Odpory funkcii
záťaže. Postup pri meraní
Princíp merania spočíva tom, vstupy logických obvodov privedieme postupne podľa
pravdivostnej tabuľky napätia odpovedajúce logickej úrovni TTL logike výstupe
budeme verifikovať hodnotu log.
Verifikáciu logických obvodov AND funkcii jednoduchých hradiel vykonáme
v zapojení podľa schémy obr. Vyberieme hociktorý zapojíme podľa príslušných vývodov puzdre ČIO.
Jednoduché členy NAND NOR vyskytujú viacnásobne realizované niektorých
obvodoch.
4.
Napájacia svorkovnica imituje predchádzajúci ČIO TTL logikou.1.
Vypínače „v“ realizujú tranzistory zopnutom rozopnutom stave, odpory „r“ zrážajú
napájacie napätia hodnotu dostačujúcu pre svietenie príslušnej LED diódy zároveň zamedzujú
tomu, aby napätie výstupu následkom zaťaženia LED diódou kleslo pod úroveň log. 4. Logickú úroveň vstupného výstupného napätia budú
signalizovať svietiace LED diódy.3. Podľa potreby použijeme štvorvstupovú alebo desaťvstupovú svorkovnicu. Signalizačná
svorkovnica obsahuje len diódy predradené odpory.6. Obvody
potom zapojíme napájací zdroj „napájaciu svorkovnicu“ „signalizačnú svorkovnicu“ S.)
Všetky ostatné osmice
premenných
. Log. člena INVERT, ktorý realizujeme ďalšieho člena NOR alebo NAND
príslušného ČIO, tak, spojíme ich vstupy, správnosti takéhoto zapojenia môžeme
presvedčiť príslušných pravdivostných tabuľkách alebo meraním. 4. obvody AND však bežne nevyrábajú, preto si
ich vytvoríme pomocou log. Tieto dve svorkovnice budeme používať aj
v ďalších meraniach, vnútorné zapojenie však schémach kvôli prehľadnosti vynecháme, ako aj
popis ich funkcie.26
X1 Y
1 0
1
Teda len vtedy výstupe všetkých vstupoch 1.
Verifikáciu logických obvodov funkcii logických členov vykonáme zapojení podľa
schémy obr
