V knihách řady „Elektronika tajemství zbavená“ je dobrým zvykem technické děje nejenpopisovat, ale zpřístupňovat je i experimenty. Tyto pokusy nejsou žádné složité konstrukce,nýbrž jednoduchá zapojení, která se dají sestavit z levných, snadno dostupných materiálů.Při práci na tomto dílu se ukázalo, že i nejmodernější zařízení, například D-A a A-D převodníky, je možno realizovat jednoduchými prostředky. Nicménč nemá většina obvodů pouzedemonstrační charakter. Vycházejí převážně z obvodů aplikované číslicové techniky a jsoui po přečtení knihy mnohostranně použitelné. Ostatně provádění pokusů není povinné.I ten, kdo se jich vzdá. najde v textu podrobně vysvětleno vše, co mají experimenty prokázat - od téměř 150 let starých základních logických úvah až po moderní číslicovouaudiotechniku.Mnoho radosti ze čtení a především experimentování.
)
Ztrátě informace posledním výstupu odborné hantýrce „vysunutí44- lze zabránit zpět
ným vedením výstupu vstup posuvného registru (viz obrázek 2).
Přivedeme-li vstup prvního klopného obvodu nulu, pak nejpozději čtyřech hodinových
taktech všechny čtyři indikační LED zhasnou. Výstupní impulsy klopného obvo
du jsou použity jako hodinové impulsy pro následující klopný obvod.
Hodinové vstupy všech klopných obvodů nastavují společ
ně bez hodin nefunguje klopných obvodů vůbec nic. Invertor mezi obrázeku můžeme ušetřit, protože
inverzní funkce již vstupu NOR dispozici.
Obr. Typickásituacepro posuvný registr: kaskádoványjsou vstupy výstupy, ho
dinové vstupyjsou společně synchronizované řízeny. Toto chování zvlášť zřejmé, když jednom
taktu nastavíme Svsl potom Svst „Osamělá44jednička určité míry předává
z jednoho klopného obvodu druhý, kontrolky rozsvěcují zhasínají řadě.78
9. První klopný obvod registruje impulsy, které
přicházejí výstupu registru nebo Svst- Svst řetězci tedy musí přivést logická 1jen
. Hodiny budeme také
vytvářet ručně vstupech klopného obvodu NAND, který snižuje
vliv odskoků, když střídavě připojují logickou Kontrolky LED indikují,
že vstupní stav při každém hodinovém taktu posunuje jednoho klopného obvodu další. Invertor
mezi vstupy vylučuje stavy J/K J/K Při pokusech bu
deme připojovat logickou vstup Svst. Přesně vzato
se neposouvá jen jednička, ale nuly, protože druhého taktu opět připojeno 0
a první klopný obvod přebírá při každém taktu řetězce logickou Poté, vstupní stavy
projdou všemi čtyřmi stupni, ztrácí výstupu Svýst-
„Posuvný registr“, což název tohoto obvodu, vystihuje vlastnost posouvání vstupní infor
mace. Posuvné registry
Pro obvody děličů čítačů minulé kapitoly charakteristické, výstupy spojují
s hodinovými vstupy následujícího klopného obvodu. níže uvedených řetězců
klopných obvodů výstupy klopného obvodu spojují vstupy následujícího klop
ného obvodu. (Malé upozornění: pro bezpečnější provoz zapojení měly všechny nepoužité
vstupy klopných obvodů, vývody připojit logickou 1.
Logický člen NOR vstupu obvodu realizuje vůči vstupu funkci (NEBO), protože in
vertor ruší jeho inverzní funkci
