V knihách řady „Elektronika tajemství zbavená“ je dobrým zvykem technické děje nejenpopisovat, ale zpřístupňovat je i experimenty. Tyto pokusy nejsou žádné složité konstrukce,nýbrž jednoduchá zapojení, která se dají sestavit z levných, snadno dostupných materiálů.Při práci na tomto dílu se ukázalo, že i nejmodernější zařízení, například D-A a A-D převodníky, je možno realizovat jednoduchými prostředky. Nicménč nemá většina obvodů pouzedemonstrační charakter. Vycházejí převážně z obvodů aplikované číslicové techniky a jsoui po přečtení knihy mnohostranně použitelné. Ostatně provádění pokusů není povinné.I ten, kdo se jich vzdá. najde v textu podrobně vysvětleno vše, co mají experimenty prokázat - od téměř 150 let starých základních logických úvah až po moderní číslicovouaudiotechniku.Mnoho radosti ze čtení a především experimentování.
.
Vstup tedy přijímá příkaz „uložit pam ěti!“ Pak klopný obvod převezme logický
stav 0/1 nebo 1/0 vstupu uchová jej, dokud nepřijde nový příkaz uložení paměti.
Obr. Rychlé hrany impulsů obsahují totiž vý
znamné složky vyšších harmonických kmitů. 7Dva logické členy NANDjako hradla před klop-
ným obvodem RS. Položíme-li při práci oscilátorovými obvody pokusnou desku
vedle radiopříjmače, uslyšíme rušení středních krátkých vlnách, popř. Klopný obvod řízením stavu: Klopný obvod zaznamená
vstupnístavy,jen kdyžje 1;je-li zůstává zachován do
savadní stav.
Tomuto uspořádání říká „klopný obvod řízením stavu“, lze snadno sestavit jako
experimentální obvod. Vstupem hradla ovládají. časový
interval mezi výstupním impulsem vstupním impulsem, který jej způsobil.
hodnoty zpoždění průchodu činí logických prvků TTL ns. Slouží tomu, aby zpozdily
impuls tak jej synchronizovaly ostatními impulsy.
D Q
0 0
0
0 Při zůstává
1 poslední stav
1 0
beze změny
0 1
0 l
1 0
1 D
Tab.
Klopné obvody řízením stavu
Aby bylo možné adresovat jeden klopný obvod paměti, třeba před něj zapojit hradlo,
které otevírá jen tehdy, je-li něj připojena adresa paměťové buňky. Mohou zacházet vysokých rádiových
frekvencí vést poruchám. Příležitostně počítačových obvodů setká
me logickými členy, které očividně nedávají žádný logický smysl.
Rychlé hrany mohou mít mimochodem nevýhody.61
Totéž platí pro doby průchodu logickým členem (anglicky?propagation delay). VKV. složitějších obvodů
se tyto časy mohou sčítat vést problémům. Ukládá paměti jen tehdy, je-li připojena logická 1
