Diplomová práce je zaměřena na návrh ethernetového vysokorychlostního přepínačedat, který je založený na obvodu FPGA. Přepínač bude schopný rozdělit datový toktvořený ethernetovými rámci na dva toky s polovičním datovým tokem.
0. přenosových kanálech uvažuje, bude vznikat stejné
zpoždění, přípravku nebude potřeba implementovat velkou vyrovnávací paměť.
Zařízení bude pracovat plně duplexním režimu metodou store-and-forward, která
omezuje šíření chybných rámců síti. Oba rozdělené datové toky
budou odděleně přeneseny samostatným radiovým kanálem následně budou sloučeny
do původního datového toku Gb/s, tak aby bylo zachováno pořadí rámců, jakém do
systému vstoupily.1). Hlavní výhodou je, při změně
technologie portu stačí vyměnit pouze SFP modul není potřeba modifikovat
hardware ani větší části firmwaru přepínače. Vhodnější
by byla varianta, kdy implementovaném mikroprocesoru byl spuštěný jednoduchý
webový server, přes který bylo možné přepínač konfigurovat.
. jednodušším
případě mohl být konfigurován cílenými rámci vyslanými řídícího PC. Systém bude sestaven dvojce identických
přepínačů, které zajistí požadované funkce (obr.1
ÚVOD
Cílem diplomové práce navrhnout Ethernetový přepínač dat, který rozdělí datový
tok Gb/s dvou toků možností symetrického rozdělení datových toků bez
aktivního řízení, nebo nesymetrického rozděleni datových toků řízený vnějším
zařízením základě zjištěné propustnosti rádiové linky.
Kvůli kompatibilitě různými sítěmi zadavatelem požadováno použití SFP
modulů, které umožní realizovat porty různých síťových technologii jako 1000BASE-T,
1000BASE-SX, 1000BASE-LX 1000BASE-CX.
Z hlediska rozšíření funkcionality přepínače možné přepínače implementovat
funkce tak, aby mohl být konfigurován prostřednictvím sítě ethernet
