|
Kategorie: Diplomové, bakalářské práce |
Tento dokument chci!
Náplní práce je zmapování obvyklých i méně obvyklých metod detekce signálu v rádiovém kanále, počítačová simulace vybraných metod a implementace vybrané metody do obvodu FPGA
1: Hlavní okno ISE Project Navigator
39
. Jejich typické nasa-
zení oblasti menších sérií navrhovaných zařízení, kdy návrh obvodů ASIC
ještě nevyplatí kdy řešení konvenčními procesory není vhodné (vektorové ob-
vodové analyzátory, digitální osciloskopy jiná komplexní zařízení).
Obr. Nejznámějšími
představiteli rodiny FPGA jsou obvody Spartan Virtex firmy Xilinx, Cyclone
od firmy Altera ECP firmy Lattice Semiconductor.1 Úvod FPGA VHDL
(Převzato [12]) Programovatelná hradlová pole (Field Programmable Gate Array)
jsou speciální digitální integrované obvody obsahující různě složité programovatelné
bloky propojené konfigurovatelnou maticí spojů. rozdíl obvodů ASIC (Appli-
cation Specific Integrated Circuit) jsou obvody FPGA naprogramovatelné zákaz-
nické aplikaci požadovanou funkci, jsou tedy univerzálnější.
Sada softwareových nástrojů Xilinx ISE Webpack verze 14. 5.1 obsahuje hlavní apli-
kaci pro kompozici kódu (Project Navigator), aplikaci pro nahrávání bitových sou-
borů obvodu (iMPACT), aplikaci pro manuální konfiguraci pinů hradlového pole
(Plan Ahead), aplikaci pro analýzu vnitřních signálu přímo obvodu (Chipscope),
nástroj pro generování jader (Core generator) další.IMPLEMENTACE
5.
(Převzato [13]) Programovací jazyk VHDL (standardem roku 1987, revidován
o let později) spolu jazykem Verilog řadí hlavním programovacím jazykům
pro syntézu hradlových polí. Jedná typový programovací jazyk, obsahuje pro-
středky pro popis paralelismu, konektivity explicitní vyjádření času
