Analogový vstupní díl pro softwarový přijímač

| Kategorie: Diplomové, bakalářské práce  | Tento dokument chci!

Tato diplomová práce se zabývá teoretickým rozborem základních parametrů přijímačů, architekturou vstupních obvodů a digitalizací signálů. Podle zadání je navrženo blokové schéma analogového vstupního dílu softwarového přijímače s již konkrétními součástkami a je spočítána celková bilance tohoto zapojení. Následně jsou navrženy a prakticky realizovány jednotlivé části celého systému. Jedná se o sadu čtyř vstupních filtrů pro pásma: krátké vlny do 30 MHz, 87,5-108 MHz, 144-148 MHz a 174-230 MHz. Hlavním bodem návrhu je obvod obsahující nízkošumové zesilovače, přepínače a dva zesilovače s řiditelným zesílením. Převážně jsou použity integrované obvody od firmy Analog Devices. Pro ovládání jednotlivých přepínačů a řiditelných zesilovačů byl navržen samostatný přípravek, který je s hlavním obvodem propojen kabelem. V poslední fázi byl celý systém i jeho jednotlivé části podrobeny měření. Zejména díky množství osazených SMA konektorů je možno změřit jednotlivé části systému a také máme možnost ho částečně modifikovat.

Vydal: FEKT VUT Brno Autor: Jakub Slezák

Strana 45 z 78

Vámi hledaný text obsahuje tato stránku dokumentu který není autorem určen k veřejnému šíření.

Jak získat tento dokument?






Poznámky redaktora
1 8367 -3 dB BW Zeslabení (min. Obr. 3.3 Zesilovače řiditelným ziskem Jelikož jsem nenalezl vhodný řiditelný zesilovač, který pokryl celý požadovaný frekvenční rozsah, byly nakonec zvoleny dva řiditelné zesilovače, kterých mi podařilo získat potřebné vzorky.3. vybraných obvodů provádí řízení zisku analogově to v rozsahu 0,1V (AD 8367), 0,2V 1,4V (ADL 5330) resp. Jak již bylo řečeno, hlavní výhodou možnost zabudování zpětnovazební smyčky a řízení velikosti zesílení automaticky. Základní parametry každého jsou uvedeny v přehledné tabulce.) Output IP3 Šumové číslo Napájecí napětí Proudový odběr Pouzdro [MHz] [dB] [dB] [dBm] [dB] [V] [mA] - 500 -3,7 42,5 36,5 6,2 26 14-Lead TSSOP Tab. Jeho výhodou je jednodušší ovládání digitálních obvodů jako FPGA. obvodu 8369 výstupní úroveň zesílení mění digitálně pomocí 4 bitového řízení, přičemž lze nastavit hodnot zisku krokem dB.35 3. Pro krátké vlny 8367 pro zbylá tři pásma ADL 5330. 0,7V –0,7V (AD 8336). každému pásmu frekvencí (0-30 MHz 87,5 230 MHz) je vybrán ještě vhodný ekvivalent alespoň stručně popsány jeho vlastnosti. Níže jsou tyto zesilovače blíže popsány charakteristickými vlastnostmi a schématy zapojení. tabulce uvedeno při maximálním zisku.) Zesílení (max. 35: Vnitřní zapojení charakteristika řízení zisku 8367 (převzato [15]) . Naopak proti analogovému řízení neposkytuje tak jemnou regulaci zisku. 13: Základní parametry 8367 [15] Šumové číslo řiditelných zesilovačů závislé zisku